Все о моделировании в Компас-3D LT
   Главная Статьи Файлы Форум Ссылки Категории новостей
Август 25 2019 04:20:04   
Навигация
Главная
Статьи
Файлы
FAQ
Форум
Ссылки
Категории новостей
Обратная связь
Фото галерея
Поиск
Разное
Карта Сайта
Популярные статьи
Что необходимо ... 65535
Учимся удалять!... 23666
4.12.1 Професси... 22372
Примеры, синони... 21287
FAST (методика ... 19244
Просмотр готовы... 18960
Декартовы коорд... 17359
Просмотр готовы... 15803
Работа с инстру... 11938
Что такое САПР 11344
Сейчас на сайте
Гостей: 2
На сайте нет зарегистрированных пользователей

Пользователей: 9,955
новичок: Logyattella
Друзья сайта
Ramblers Top100
Рейтинг@Mail.ru

Реклама
Выполняем курсовые и лабораторные по разным языкам программирования
Подробнее - курсовые и лабораторные на заказ по Delphi
Turbo Pascal, Assembler, C, C++, C#, Visual Basic, Java, GPSS, Prolog
2.4.9 Свёрточные коды
Для свёрточных (рекуррентных) кодов характерно, что операция кодирования и декодирования осуществляется над непрерывной последовательностью символов. В каждый дискретный момент времени на вход кодирующего устройства поступают k информационных последовательностей символов, а с его выходов в канал связи выдаются n последовательностей, причём n>k.
Проверочные символы получаются в результате проведения линейных операций над определёнными информационными символами. Если первые k выходных последовательностей совпадают со входными, свёрточный код называется систематическим. Процессы кодирования и декодирования можно описать посредством многочленов с использованием оператора D, в качестве которого может выступать задержка символов.
Последовательность символов, поступающая на каждый из входов, (см. рис.2.16) представляется многочленом:


Рисунок 2.16. Кодирующее устройство свёрточных кодов


; (2.4.32)
j=1,2,…,k,
где – символ j-й информационной последовательности, поступившей в момент времени .
Последовательность проверочных символов также можно записать в виде многочленов:


; (2.4.33)
i=k+1,k+2,…,n,
где - символ, появляющийся на i-м выходе кодирующего устройства в момент .
Связь между информационными и проверочными символами задаётся в виде образующего многочлена свёрточного кода , где i=k+1,k+2,…,n, j=1,2,…,k. Степени образующих многочленов не превышают некоторого значения m. Последовательность проверочных символов образуется как линейная комбинация последовательностей информационных символов:

(2.4.34)

В процессе прохождения по каналу связи передаваемые символы могут искажаться. Последовательность информационных и проверочных символов, поступивших из канала связи, можно записать в виде:

, (2.4.35)

. (2.4.36)

Аналогично можно записать последовательности ошибок:

, (2.4.37)

где - символ ошибки, имеющий место в j-й информационной последовательности в момент времени .

, (2.4.38)

где - символ ошибки, имеющей место в i-й проверочной последовательности в момент . Следовательно,
, (2.4.39)

. (2.4.40)

В процессе декодирования по информационным символам, поступающим из канала связи, с использованием образующих многочленов, снова формируется последовательность символов :

(2.4.41)

Последовательности и U(i)(D) сравниваются между собой, в результате чего получается последовательности S(i)(D), определяющие структуру ошибок. Эти последовательности по аналогии с блоковыми кодами называют синдромами

. (2.4.42)
В соответствии со структурой синдромов строится узел коррекции ошибок. Использование свёрточных кодов возможно и при последовательной передаче символов. В этом случае несколько последовательностей информационных символов могут быть сформированы из одной входной последовательности посредством коммутатора. На выходе кодирующего устройства информационные и сформированные проверочные символы аналогичным образом вновь объединяются в одну последовательность.
На рис.2.17 приведена схема кодирующего устройства для простейших свёрточных кодов, у которых на k информационных символов приходится один проверочный.


Рис. 2.17. Кодирующее устройство свёрточного кода
За время цикла входной коммутатор направляет k символов входной последовательности в k информационных каналов, с которых они поступают как непосредственно на выход, так и на линейный преобразователь П, формирующий проверочный символ Ck+1. В случае двоичного кодирования преобразователь имеет ячейки памяти, объединённые в регистры сдвига, устройства умножения и сумматоры по модулю два. В декодирующем устройстве (см. рис.2.18) информационные символы последовательности, поступающей из канала связи, также разделяются с помощью коммутатора по k информационным каналам.
Посредством линейного преобразователя П, аналогично преобразователю кодирующего устройства, снова формируются проверочные символы Ck+1, которые сравниваются с проверочными символами, поступающими из канала связи. В случае отсутствия ошибок образующаяся на выходе последовательность состоит только из нулей. В процессе сравнения единица в синдроме может и не образоваться, если одновременно окажутся искажёнными не только информационный, но и проверочный символ, сформированный с учётом данного информационного символа. Чтобы исключить такую возможность, информационные и соответствующие им проверочные символы разносятся в канале связи по времени передачи.
Предполагается, что за порцией ошибок следует определённое число неискажённых символов, поэтому одновременное искажение информационных и зависящих от них проверочных символов невозможно. Если же длина пачки ошибок превышает значение, на которое рассчитывается код, или же между пачками ошибок не будет необходимого числа неискажённых символов, то свёрточный код не обеспечит исправления ошибок. Анализатор синдрома, входящий в состав блока коррекции, представляет собой логическую схему, определяющую, к какой информационной последовательности относится очередной искажённый символ, и формирующую соответствующий импульс коррекции.



Рисунок 2.18. Декодирующее устройство свёрточного кода
Комментарии
Нет комментариев.
Добавить комментарий
Пожалуйста залогиньтесь для добавления комментария.
Рейтинги
Рейтинг доступен только для пользователей.

Пожалуйста, залогиньтесь или зарегистрируйтесь для голосования.

Нет данных для оценки.
Гость
Имя

Пароль



Вы не зарегистрированны?
Нажмите здесь для регистрации.

Забыли пароль?
Запросите новый здесь.
Случайные статьи
Глава 4. Основные ...
6.5.3 Присоединени...
Принципы управлени...
4.3 КАТАЛОГИ
2.6.1 Аналоговые с...
Определение атрибута
10.4 ПОТОКИ
5.3 WRIТЕ
Основные характери...
О чем мы узнали ?
Модемы
В чем заключается ...
Группа 1 - информа...
Цена до 500 долларов
Общая схема вывода
Быстрое продление ...
Необходимые предпо...
3.1.1. Организация...
Глава вторая
RoutePlanner и Str...
Амплитудная модуляция
1.5 ПРЕДПОЛАГАЕМАЯ...
Сквозные (межфункц...
Бенчмаркинг процес...
Программное обеспе...
6. Программные про...
5.1 Архитектура со...
Содержание - сетев...
Включение приемника
Пометки на схеме
Глава 1. Ноутбук ...
Признак каскадного...
содержание - сетев...
7.9 ЗАГРУЗКА СИСТЕ...
Процессор. Память....
9.1 СВОПИНГ
Сущность
10.3.4 Опрос терми...
Асинхронное и синх...
5.11 STAT И FSTАТ
Мини-чат
Вам необходимо залогиниться.

Нет присланных сообщений.
Copyright © 2009